不知道是不是我找得不够仔细，在Altera的官网上没找到比较详细的开发资料。
以前在Xilinx的官网上找过开发板的资料，能方便地找到很多开发示例，Altera在这点上感觉做得还……
不知道你是通过什么途径买的，一般都有资料盘送的。
我只有DE2的……
以前用惯了6.2的，现在对6.5的还真有的不习惯，每次都要调整一下界面布局，而且将各子页设为独立窗口后，菜单栏下会多出一条蓝色的杠，看起来很不适宜……
我现在猜测是这样的原则：
时钟具有高扇出的特性，那么反过来，工具会把高扇出的信号认作时钟信号以便走全局网……
100M的晶振是有的，我使用的系统时钟就是100M的有源晶振提供的
200M的没查过，也该有吧……
MIG的datasheet我还没看过。不过我的理解是，mig中应该只使用了单级dcm，而dcm的频率生成范围是有限的，对低频的系统时钟，单级dcm还不能产生200M的输出，而mig……
你的意思是写一个带验证功能的testbench吧？将波形输出与期望波形相比较，给出比较结果……
我想观察一些内部信号，但被优化掉了，我又不想将它作为IO口引出（信号很多，还要分配引脚很麻烦）。有没有其他方法确保这些信号不被优化掉呢？
我尝试了使用syn_preserve、s……
是的。系统时钟一般情况有一个就够了，而且最好不要太高。ddr需要的时钟较多，都通过dcm产生好了。而且万一你的设计代码跑不到200M，还要把系统时钟往下降，多麻烦。……
