becoll的帖子

来自论坛2010-11-21 00:21

synlify生成的sdc文件为何不能用于timequest？

浏览：3187 | 回复：1 | 最后回复人：Jason_Zhang

来自论坛2010-10-31 01:49

求stratix系列fpga加密的具体方法说明

浏览：2756 | 回复：1 | 最后回复人：Jason_Zhang

来自论坛2010-10-31 01:44

核电压与时序性能的关系

浏览：2503 | 回复：0 | 最后回复人：becoll

来自论坛2010-10-06 22:51

信号名影响设计频率，无语

浏览：3488 | 回复：6 | 最后回复人：halibing

来自论坛2010-09-22 22:38

如何设置结温？

浏览：3547 | 回复：1 | 最后回复人：Jason_Zhang

来自论坛2010-09-21 22:44

ise如何查看设计可达到的最高频率？

浏览：6598 | 回复：2 | 最后回复人：becoll

来自论坛2010-09-17 22:32

如何用synplify综合修改后的IP生产的 ram？

浏览：4361 | 回复：3 | 最后回复人：Jason_Zhang

来自论坛2010-09-04 21:29

初始化时如何指定数据位宽？

浏览：5342 | 回复：8 | 最后回复人：suyongpan18

来自论坛2010-05-12 15:52

synplify能显示次要的关键路径么？

浏览：2499 | 回复：0 | 最后回复人：becoll

来自论坛2010-05-05 16:31

如何连接待测试模块的内部信号到ILA观察？

浏览：7249 | 回复：10 | 最后回复人：Jason_Zhang

1

2

3

4

5

6

»

›|

becoll

工程师

今日你签到了吗?我的帖子