我用CORE Generator的方式分别生成了ICON、VIO和ILA三个核，如下图所示：
右下角蓝色的A模块是我打算在线调试的模块。现在我想用VIO核提供A模块的端口……
感谢eepw，感谢评委，感谢FPGA，感谢快递员........哈哈……
怎么都喜欢临时抱佛脚呢？这个网上资料应该很多的，不难找到……
这是Verilog最基本的语法啊，表示将括号里的两个信号连接成一个新的信号，楼主还是多看一下语法书吧，都有讲的……
高级篇光盘
altera高级篇（光盘）.part1.rar
altera高级篇（光盘）.part2.rar
altera高级篇（光盘）.part3.rar……
不错的教材啊
我再锦上添花吧，先补上初级篇的光盘，改日将高级篇的也补上
altera基础篇（光盘）.rar……
(美) Douglas L. Perry著，链接为该书中用到的代码
Examples.rar……
一直用的是7.1的版本，在工程浏览窗口会对文件进行分类，查看起来很方便，如图：
后来试用了下7.2的和8.1的版本，发现这个功能取消了，就又换成了7.1的。我很喜欢这个功能，……
