非常感谢！另外还想问一下：加个半个时钟周期的延迟信号是为了消除毛刺么？如果对于同步电路这样的毛刺应该影响不大吧……
其实我并不是非计数器不能用，只是感觉常规的计数器描述代码太繁（要加计数进程和定义计数变量等）。我想使用更简洁的实现代码，用类似计数器的思想也是可以的，比如用寄存器打一拍对a进行延时……
谢谢！
其实不是分频。a不是一个时钟信号，而是一个单脉冲信号，正脉宽为一个时钟周期。这个信号产生后，我希望输出一个新的单脉冲信号b，b的正脉宽为2到3个时钟周期。……
我想实现如下的逻辑功能：
如果a产生了一个时钟周期的脉冲，那么b则输出一个长达2或3个时钟周期的脉冲（即产生一个脉冲展宽的信号）……
问题已用您的方法解决！
不过还是有一个小疑问，我编辑了输入波形保存为.do文件，每次重新load进来后不仅加载了我编辑好的输入波形，还多加载了一遍输入信号（没编辑的），每次我都要……
用modelsim进行仿真，为了便于观察，我希望仿真结果按一定的顺序显示。可是每次手动调整完信号顺序后，再重新仿真，顺序又乱了，有没有办法将这些信号的顺序固定下来，每仿真一次都按这……
