背板上传输的高速信号会受到高频损耗，特别是趋肤效应以及电介质损耗的影响。这些损耗能够严重地降低并衰减信号的高频成分，使得接收器难以正确地识别信号。Stratix® IV GX 器件……
背板上传输的高速信号会受到高频损耗，特别是趋肤效应以及电介质损耗的影响。这些损耗能够严重地降低并衰减信号的高频成分，使得接收器难以正确地识别信号。Stratix® IV GX 器件……
本应用笔记讨论怎样采用动态重新配置控制器来控制Altera®串行数字接口MegaCore®功能的多个例化模块。如果您的设计只需要基本标准，那么，SDI例化模块的重新配置比较简单。但……
Jam™ 标准测试和编程语言 (STAPL) 与 Jam STAPL 字节码 (JBC) 播放器，是让处理器能够将Jam 文件（.jam）或 Jam 字节码文件（.jbc）基于一定……
本应用手册将介绍通过ALTDLL和ALTDQ_DQS宏功能使用Stratix® III和Stratix IV器件实现DDR或DDR2外部存储器接口的一些指导原则和FPGA设计流程。……
系统设计人员面临的主要挑战包括缩短设计周期、不断发展的标准以及远程系统实施等。Cyclone® III器件具有可重新编程特性，提供专用电路完成远程系统更新，从而帮助您克服这些挑战。……
PCI Express高性能参考设计主要介绍Altera® PCI Express MegaCore®功能硬核IP实现的性能。设计包括高性能链直接存储器访问(DMA)功能，它在St……
随着器件引脚密度和系统频率的增大，印刷电路板(PCB)布板越来越复杂。成功的高速电路板应能够高效的集成器件和其他模块，避免出现与高速I/O标准相关的信号传输问题。Altera®器件……
本应用手册为您提供了设计铁氧体磁珠滤波器网络来为Stratix® IV FPGA隔离共用电源层面的一些指南。
FPGA 技术的发展使数据速率提高到了10 Gbps 以上。为了达到……
Altera® PCI Express-DDR3 SDRAM 参考设计在 Altera PCI Express MegaCore® 模块和64 位、512MByte DDR3 SD……
