[replyview]
NIOS II的 UART
NIOS II的UART 与通用串口兼容,用于可以设置自己的需求通信模式,比如波特率 奇偶校……
众所周知，分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的……
源代码:
module tmult16(clk,reset,start,done,ain,bin,yout);parameter N=16;input clk,reset,sta……
有关数字锁相环的帖子不断出现，但大多没有讲述其原理。翻开有关锁相环的书总是堆叠着鉴相、同相积分、中相积分、滤波等专用名词。这些概念距离硬件设计实现数字锁相环较远。本文按照数……
自己写了个代码，希望大家批评指正
三倍分频方式一，行为描述：module threediv(rst,clk,clkout,clkout1,clkout2);input rst,c……
对于消除毛刺，大家都有什么见解
先抛砖引玉
1.使用格雷码计数器
2.在信号输入端加同步D触发器,尽量不要使用异步电路
........................……
module dou(clk,a,b); input clk,a; output b; reg b; reg [31:0] count; //记录输入方波的脉宽 ……
