本节提供测试设计的编辑准则。正如计划一个电路设计可以帮助构建更好的电路性能，计划好测试方案可以提高仿真验证的结果。
--vs仿真器使用基于事件或基于周期的仿真方法。基于……
状态机
TYPE 数据类型名 OF 构成数据形式的数据元素的类型；
TYPE 数据类型名其中数据形式包括：Enumeration type ,Record type,Real……
CASE语句，属于顺序语句，因此必须放在process中使用，用法如下：
case expression is
when choice => sequential_s……
q : bufferr integer rang 15 dwonto 0 -- 定义q为buffer类型的端口，此端口的数据类型为integer，此整数的取值范围是从15到……
三态门
三态门的应用 三态门的有很多的实际应用，比如数据和地址BUS的构建，RAM或堆栈的数据端口设计等。
三态门的设计 当输入输出状态时，dataout<=data……
边沿检测：为了确保clk发生的了一次由0到1的上升跳变，采用如下语句：
clk'event and (clk=' 1 ' ) and ( clk'last_vaule=' 0……
关键词：
l 设计库和标准程序包
library library_name;
use library_name.package_name.a……
一. 强调Verilog代码编写风格的必要性。强调Verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。每个代码编写者都有自己的编写习惯，而且都喜欢按照自己的……
vhdl 七段译码器
library ieee;use ieee.std_logic_1164.all;
entity bcdtoled is port(bcd : in s……
vhdl 全减器
------------------------------------------------------ 全减器 -- -------……
