CPLD与FPGA由于结构上的差异分别应用于控制密集型和数居密集型两
个方面，因当罗辑复杂时，常需多个CLB级联使用，而使DELAY成倍INCREASE，
而限制了其H……
一般Xilinx的芯片中用DLL，
Altera的用PLL， 普通的应用中这两者功能差不多
价格方面xilinx的SpartanII便宜的不到100，……
我目前正考虑是否用 altera 的 flex10k , 有几个问题想要请教。
1、 flex10k 好象要用 altera 的 EC1 串行EEPROM 编程， ……
将时钟信号精确延时四分之一周期，将得到的时钟信号与原时钟
异或，理论上可得到二倍频时钟信号
缺点很多，首先是FPGA中要作到T/4精确延时很困难，我这么做过，得到的
二倍频信……
只要在调用这个器件的VHDL文件头加入下面两行就可以了，
library work;
use work.all;……
系统需要一个时间以便于每五分钟送出一些统计信息,因此系统需要一个时间产生电路
,听说中关村有专门的时间模块为系统提供时间,用欧扣电池供电,这样系统停电在重起也
没问题.……
简单的讲呢，测相噪比较有用的是RBW-分辨率带宽，实际上是频谱仪
内部滤波器的带宽，SPAN越窄，RBW会自动变小，提高分辨率，但扫描
速度会变慢，这也是可以理解的。
……
从软件的使用上来说，不妨去买本书看着按部就班来做，初用总要多
花些时间和精力的，用几回就熟悉了。建议注意一下原理图网络表的
生成、各种元件的封装库的准备或制作、网络表和……
这种滤波器用LC滤波器实现就可以（用有源滤波器反而
麻烦），再用pspice仿真一下，一般都能作出来。
当然，你还是要借一本滤波器设计的书，稍微下一点
功夫啦...……
