本应用指南描述了在 5V/3.3V 混合式系统、仅 3.3V 系统以及 3.3/2.5V 混合式系统内正确配置 XC9500XL CPLD 的方法。
xapp140.pdf……
本技术文档介绍了 CoolRunner™-II 时序模型。 了解 CoolRunner-II 时序模型是创建能满足理想时序要求的 CPLD 设计的关键。
xa……
本应用指南介绍了 XC9500XL™ 时序模型的使用。
xapp111.pdf……
本应用指南介绍了如何使用 XC9500™ 时序模型。 所有 XC9500 CPLD 均采用统一的结构和相同的时序模型，易于使用和理解。 要决定具体时序的细节，用户仅需将……
本技术文档描述了使用 CoolRunner XPLA3 时序模型的方法。
wp122.pdf……
本技术文档详细描述了 CoolRunner XPLA3 时钟选项。
wp108.pdf……
本白皮书讨论了在休眠模式下，使用 DataGATE（输入门控技术）的优势。
wp250.pdf……
本白皮书介绍了 CoolRunner™-II 由非标准 I/O 电压供电时的特性。
wp228.pdf……
本技术文档说明利用DataGATE特性能够极大地节省功率。
wp227.pdf……
本白皮书介绍了用于计算 TTL 逻辑与 Xilinx CPLD 匹配程度的方法。
wp214.pdf……
