Digital Up Converters (DUC) and Digital Down Converters (DDC) are key components of RF sys……
本白皮书介绍了扩展专用乘法器的自然位宽功能以便充分利用整个 FPGA 资源的方法。
wp277.pdf……
This application note describes how to use the Virtex®-5 FPGA input/output delay (IODE……
Describes how Extended Spartan®-3A family and Spartan-3E FPGAs work in spread-spectrum……
This application note provides design advice for implementing arithmetic logic functions i……
This white paper discusses targeting guidelines and other considerations needed to achieve……
新型 Virtex™-5 架构基于具有双 LUT 功能的真正六输入 LUT，与同类架构相比，在资源占用率方面具有显著优势。本白皮书详述这些优势。
c_wp284.……
本白皮书提供了实例，用于帮助您了解 SRL16E 的性能和使用方法，以便提升设计性能并将设计成本降低一个数量级。
wp271.pdf……
死区，在电源双管正激当中，上下管不能同时导通，他们之间不同时导通的区域为死区，这个是电源所说的死区，而在电机控制当中，同边的管也是不能同时导通，PWM波形是有相位角，这区域的也叫死……
本技术文档介绍了采用 CoolRunner™-II 64 宏单元 CPLD 的演示板。
xapp381.pdf……
