在调试阶段才发现电问题就为时过晚了。 印刷电路板已经制成，可能需要做些大的改变以便调试。 避免问题的最佳方法就是在开始的时候来计划各种选项。 本应用指南为尽早地检查设计以排除问题提……
2.1i 软件包含有对迹线、时序分析器、布局规划器、约束编辑器和其它实现工具的改进，从而帮助简化了 Virtex™ 器件的设计步骤。 本文专门描述了利用 2.1i 实现……
CPLD design has advanced significantly beyond that of fast PAL design. Today's CPLDs must ……
本应用指南对几种方法进行了描述，当使用 Xilinx® CoolRunner™-II CPLD 系列时，运用这些方法可持续快速地完成设计。 获得这一重要的新 1……
The oversampling module described in this application note performs 3/4/5/6X oversampling.……
Virtex™-4 ChipSync™ 技术使得设计者能够创建更广泛的存储器和网络应用。 本技术文档提供了 UG070：Virtex-4 用户指南中没有涉及……
本应用指南针对 FT256 1 mm BGA 封装的 Spartan™-3E FPGA，讨论了低成本、四至六层、大批量印刷电路板 (PCB) 的布局问题。 旨在为熟悉 ……
On-die termination (ODT) promises higher signaling rates for printed circuit board (PCB) i……
This white paper describes the Virtex®-6 FPGA Connectivity Kit (DK-V6-CONN-G) and the ……
