jlhgold

工程师

今日你签到了吗?论坛动态

来自 论坛2013-05-25 15:47

RE: 不参加活动的来打个酱油 缓慢更新 适合本次DIY原理图的代码VHDL&Verilog

范例7:电子钢琴 编译环境:QII 9.1sp1 包含: 1、verilog工程 2、VHDL工程 注: 以下例程使用50Mhz的有源晶振,如与实际不符,请自行修改……
来自 论坛2013-05-25 15:44

RE: 不参加活动的来打个酱油 缓慢更新 适合本次DIY原理图的代码VHDL&Verilog

范例7:电子钢琴 编译环境:QII 9.1sp1 包含: 1、verilog工程 2、VHDL工程 注: 以下例程使用50Mhz的有源晶振,如与实际不符,请自行修改……
来自 论坛2013-05-25 15:43

RE: 不参加活动的来打个酱油 缓慢更新 适合本次DIY原理图的代码VHDL&Verilog

范例6:轻触亮灯(带消抖功能) 编译环境:QII 9.1sp1 包含: 1、verilog工程 2、VHDL工程 注: 以下例程使用50Mhz的有源晶振,如与实际不……
来自 论坛2013-05-23 20:49

RE: 不参加活动的来打个酱油 缓慢更新 适合本次DIY原理图的代码VHDL&Verilog

终于有空小更新下 范例5:拨码灯亮 编译环境:QII 9.1sp1 包含: 1、verilog工程 2、VHDL工程 注: 以下例程使用50Mhz……
来自 论坛2013-05-20 22:17

RE: 不参加活动的来打个酱油 缓慢更新 适合本次DIY原理图的代码VHDL&Verilog

今天网络好差 无法上传 不更新了先……
来自 论坛2013-05-20 22:17

RE: 不参加活动的来打个酱油 缓慢更新 适合本次DIY原理图的代码VHDL&Verilog

今天累了 小更新一个 范例4:按键灯亮 编译环境:QII 9.1sp1 包含: 1、verilog工程 2、VHDL工程 注: 以下例程……
来自 论坛2013-05-20 22:10

RE: 周末无聊发个以前做的PCB板--《极光》

不错 你找对了!!哈哈……
来自 论坛2013-05-20 20:14

RE: 【Chasel的CPLD申请帖】CPLD DIY前所有要了解的信息.....

话说你这份资料有些欠妥当 要知道MAX II系列内部并不是EEPROM结构 速度并不慢 而且也有类似的LAB块的 ……
来自 论坛2013-05-20 19:52

RE: 周末无聊发个以前做的PCB板--《极光》

没有原帖 这电路是作者原创的 因为个人买不到那个驱动哈哈……
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司