miles_hu

菜鸟

加TA为好友
论坛动态
我的空间
我的文档
我的电路
我的收藏
个人资料
我的好友
知识问答
我的评论

今日你签到了吗?论坛动态

来自 论坛2009-12-16 07:41

RE: 关于signalTap采样时钟的疑问

当然可以建议用PLL 的限制口,多生成一个clk作为采样……
来自 论坛2009-12-16 07:39

RE: Verilog黄金指南中文+英文（分享）

which version Verilog 2001?……
来自 论坛2009-12-16 07:36

RE: FPGA深层解析（转）

thanks a lot……
1
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司