呵呵，那两个信号是当时钟信号上升沿到来的时候，就要立刻变化的，自然是不稳定了的……
我比较习惯altera的，Quartus2也比较好用
个人习惯吧，我同学就比较习惯ise了……
LS能再详细解说一下，什么是“异步复位、同步释放”吗？……
小弟做了个项目，时常问一些问题。如：有个贴子说的那个FPGA输出的杂乱信号。最近终于解决，问题就出在复位设置上。
……
内部PLL有自动设置倍频和分频系数，直接设置输出频率即可……
哦，有可能
代码太多，帖不出来
有些warning还是要注意的，呵呵……
Warning: Found clock-sensitive change during active clock edge at time 500.0 ns on registe……
对于PLL，是不是只能通过mega来设计，然后再原理图绘制？……
