其实PWM可以认为是一个占空比可调的分频电路。所以使用FPGA的分频思想，对一个快时钟计数，计到一定值，输出翻转即可……
请看下列代码。定时周期设为最小步进时间，PWM_Hignt[6]为6路PWM的高电平保持时间，PWM0_PIN～PWM5_PIN 为6路PWM输出的IO口，改成DSP方式写。这里假……
恭喜“电子狂热者”！你最近的表现确实很好啊，赞一个！……
PLL是IP CORE，只能用mega来设计，然后再原理图中添加，或者用HDL语言调用……
辛苦Tony啦。真不明白那个人，发了这么多帖子，都已经没人相信了，还发。……
最近，论坛上冒出了很多有关“实达”问题的帖子，发帖者的帐号都是“一次性”的，注册了就发，发完一帖就不再上来，几个帐号的注册时间都是相……
我也找了挺久的。等待jackwang公布答案...……
如果做时序仿真没什么问题的话，那就怪了。
建议把这个部分弄成独立模块，和ARM等其他部分分开，再测试看看……
再猜一次，这是三星的ARM9，S3C2416的核心板。理由如下：
1. 封装相同，330pin的BGA还真少见，S3C2416就是；
2. “专用的”，……
