支持世强电讯的说法，尤其是“能实现的创意才是有价值的”，我喜欢这句。
“电子狂热者”的建议很好，将入选的题目为赛题，大家都可以做，……
那你就处理一下那两个信号，使得在时钟沿处，数据已经稳定。……
不明白你的“锁相环IO处”是什么意思？这里用的是FPGA的内部PLL，就不需要磁珠和电容。PLL有两个分频系数，把50M倍到80M是可以的……
看起来好像是有效时钟沿处，寄存器的输入在变化，这样会使的锁存的值不稳定，有随机性。
能不能把相关的代码贴上来看看，才能知道怎么回事。
PS. 我一般都是不管warnin……
先声明：我不是大侠！
看你的介绍，我个人认为tq2440比较合适，如果价格敏感的话mini2440也不错。……
呵呵，也不要有太大意见了，世强电讯只是想做做宣传，也许不想费太大精力做这个比赛。
但我也觉得这个评奖有点草率，至少要把实物做出来，拍个DV传上来，看实际效果评价。个人一点建议。……
其实PWM可以认为是一个占空比可调的分频电路。所以使用FPGA的分频思想，对一个快时钟计数，计到一定值，输出翻转即可……
请看下列代码。定时周期设为最小步进时间，PWM_Hignt[6]为6路PWM的高电平保持时间，PWM0_PIN～PWM5_PIN 为6路PWM输出的IO口，改成DSP方式写。这里假……
恭喜“电子狂热者”！你最近的表现确实很好啊，赞一个！……
