看不出有啥问题。
我仿真用的testbench和do文件都是用语言写的。
VHDL和verilog的混合仿真，还没弄过……
哥们，说得真好。要是不支持你一下，实在说不过去。……
DSP的仿真器都是好贵的。好的仿真器一个好几千元。……
这确实是本好书。如果你能好好看看，一定有所收获……
我在添加SDF文件时，没遇到这个情况。你用的是哪个版本的Modelsim？……
我自己新建了一个工程：Quartus II V9.1， Modelsim SE 6.5C， EP2C35F672C6， Verilog
Modelsim下做行为仿真，结果正确：
……
能把这个工程传上来看看吗？
或者告知你的inclk0、c0、c1、c2各是多少？……
Art of Writing TestBenches
一篇英文PDF，共14页，详细介绍了写TestBench的技巧。
仔细研读，必有所获。
Art_of_Writing_T……
