其实常用的do文件的内容也很简单，找个例子照着写就可以了。要是用ISE，可以直接在生产的fdo文件基础上改……
那你平时做仿真，是写Testbench还是画波形？
建议仿真过程还是用脚本写do，比较方便。……
IEEE出版的verilog教程，对于透彻理解veilog开发整个流程比较有帮助，很权威的教程。
英文PDF，461页，完整看完几乎不可能，大家可以拣需要的部分看。
D……
昨晚为becoll仿真PLL，下个手册，但不知为何Altera的PLL User Guide的下载链接无法使用，费了好大劲才从其它地方找个了。发在这边，有需要的可以看看。
[……
虽然是一年多前的文章，但写得很好，还是要顶起来让更多的朋友看到……
基于ARM7的智能行动辅助专家果然拿了大奖，早就看好这个作品了……
看不出有啥问题。
我仿真用的testbench和do文件都是用语言写的。
VHDL和verilog的混合仿真，还没弄过……
哥们，说得真好。要是不支持你一下，实在说不过去。……
DSP的仿真器都是好贵的。好的仿真器一个好几千元。……
