lj569084923的文档

来自分享下载2010-11-20 11:26

8bit乘法器-Verilog程序

8bit乘法器 1. 完成加法的程序： module my_mult_data (reset,clock,mul,muld,load,sh,ad,m,product); i……

来自分享下载2010-11-19 14:03

有限状态机有限状态机的程序 1.试验程序功能模块： Module state(heat,cool,current_data,clock,reset); inpu……

来自分享下载2010-11-19 13:54

测试，……

来自分享下载2010-11-19 13:43

开发工具……