15229801915的论坛动态

来自论坛2017-10-13 20:49

RE: diamond软件编写Verilog程序报错

改了一下代码，保存不会有错误提示了，但是综合还是不通过代码如下module seg6(key,dig,seg);input [3:0]key;output reg dig;outp……

来自论坛2017-10-13 08:32

我确认是在半角英文状态下重新敲了一遍，但是还是报错，太伤心了下面是我的代码，请大神加以斧正module seg6(key,dig,seg);input [3:0]key;input……

来自论坛2017-10-10 20:16

就是这个case语句，改来改去总是报错，不知道怎么回事，大家帮忙看看...……