becoll

工程师

今日你签到了吗?论坛动态

来自 论坛2010-05-12 15:52

synplify能显示次要的关键路径么?

在Technology View视图中选择Show Critical Path,每次只能显示slack 最小的那路关键路径,我现在不关心slack最小的那条,想先看看slack 次……
来自 论坛2010-05-11 09:17

RE: jason zhang,这两天跑哪去了?

好像就昨天没见到斑竹的影子~……
来自 论坛2010-05-08 10:40

RE: EEPW也是南航售票处???

真是折腾啊~……
来自 论坛2010-05-07 20:15

RE: 如何连接待测试模块的内部信号到ILA观察?

多谢啊!受核插入法的影响,头脑没转过弯来,呵呵!……
来自 论坛2010-05-07 09:31

RE: 如何连接待测试模块的内部信号到ILA观察?

不太明白,你是指下图所示的窗口吗? 用core insertor 方式使用chipscope时会自动产生一个cdc文件,使用analyser时直接将这个cdc文件import……
来自 论坛2010-05-06 17:02

RE: 如何连接待测试模块的内部信号到ILA观察?

这样子确实可以,谢谢! 还想请教一下:用这种core generator的方式如何将ila中信号的重命名、进制显示方式等设置保存下来啊?每次重新设置挺麻烦的,没发现怎样存cdc文……
来自 论坛2010-05-06 16:57

RE: 赠送积分活动第三期【jackwang】

抢到沙发了,哈哈……
来自 论坛2010-05-06 14:39

RE: 硬件时间戳的加盖

我以前用过的一块采集卡有这个功能,主要用来记录采样点之间的相对时间关系,主要针对分段采集的采集方式,每段数据都会盖个时间戳(time stamps),以确定段与段之间的时间关系。内……
来自 论坛2010-05-05 19:35

RE: 如何连接待测试模块的内部信号到ILA观察?

谢谢! 我没这么用过,所以有点怀疑。 假设A模块有个输入是复位信号——nRST,我想将它设为VIO,例化的VIO核中信号ASYNC_OUT和它对应,那么……
来自 论坛2010-05-05 16:41

RE: 如何连接待测试模块的内部信号到ILA观察?

以前用chipscope都是用Core Inserter的方式插入chipscope核的,可以通过下图所示的图形界面直接连接待观察的内部信号,现在想用VIO核,而VIO核不支持Co……
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司