借鉴A学习者B的论坛动态

来自论坛2016-11-25 13:13

ISE和modelsim联合仿真时，出现这个问题，该怎么解决啊

ERROR: Unable to read the "D:\modeltech64_10.0c" file: couldn't open "D:\modeltech64_10.0c……

来自论坛2016-11-09 22:55

关于MSP430F149的定时器讨论

各位前辈，朋友，我用的定时器是TIMERA，并且我的程序可以正常的跑起来，也能发生定时器中断，并能执行其中中断服务程序，但现在问题是，我通过改变TACCR0的值，不能改变定时器发生……

来自论坛2016-10-23 22:31

MSP430，下载到板子上的问题，求解

就是在下载的时候，出现这个问题，求教有经验的人，该怎么解决啊 ……

来自论坛2016-10-20 10:44

RE: 转发“华为内部的Quartus教程”

学习一下 ……

来自论坛2016-10-20 10:40

RE: USB2.0接口verilog源代

谢谢了，下下来看看……

来自论坛2016-10-12 20:44

RE: （电子书）Altera FPGA设计（高级篇）

好样的……

来自论坛2016-10-11 09:44

RE: 转发“Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti 著][Prentice Hall][2010][984页]”

解压出现不能解压的问题……

来自论坛2016-10-11 09:37

RE: 转发“Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti 著][Prentice Hall][2010][984页]”

谢谢……

来自论坛2016-10-07 19:24

数字信号调制解调方法

各位有做过信号调制解调的吗，我现在需要用FPGA做一个在发射端对数字信号进行调制，调制之后的信号是方波信号，频率在100-200Hz左右，请问有什么好的调制方式吗，给指点一下，谢谢……

来自论坛2016-10-06 22:07

用OrCAD Capture CIS 画很多管脚的元器件的画法

在用orCAD Capture CIS 画原理图的时候怎么画管脚很多的元器件，比如xilinx公司的Virtex UltraScale 系列的FPGA BGA封装的，有80……

1

2

3

4

5

»

›|