返回首页
论坛
视频
博客
电路图
下载
窝
alsowang
菜鸟
加TA为好友
论坛动态
我的空间
我的文档
我的电路
我的收藏
个人资料
我的好友
知识问答
我的评论
今日你签到了吗?
论坛动态
来自
论坛
2021-08-03 15:59
zynq7020vivado时序不满足,但不知道怎么约束能够解决时序问题。
我的工程block里除了有一个ADC的模块是自己写的,其他的都是系统ip。整个是一个zynq采集数据的系统,但是pl部分综合之后时序总是不满足要求,不知道从哪里可以配置或者修改,使……
1
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司