路过，帮忙顶一下
曾经调试DSP的时候也经常出现不能加断点的时候，但很多时候又莫名其妙的好了……
认真看了一遍，写的很好！
也希望自己能够创业啊……
申请版主！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！……
我发过类似的帖啊
个人觉得ADI编程容易上手点，可能是因为自己用ADI吧，没用过TI的。。希望有机会快要尝试下。……
155.52MHz时钟，想在内部产生77.76M和19.44M时钟，是用FPGA内的PLL好内，还是用写组合逻辑进行分频好？？
二者有什么差别？？二者产生的时钟都设置到全局时钟上……
总结下做SDRAM碰到的问题~
1。对SDRAM操作，要求模式转换！比如从brust变到single，再变到brust，看datasheet说在initial过程中需要8个aut……
当FPGA与并行DA,AD等芯片接口时. 传输或接受一个CLK 和 DATA[N:0] 在有几个控制信号CTL0, CTL1等是很常见的情况. 在这种环境中,……
在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,……
