图2.5 串口发送时序 pStrb为写触发信号；pTEN为输出使能信号；Sclk为取数时钟，上升沿有效。当DSP往串口送数时，pStrb产生一个高电平脉冲信号，在脉冲下……
问题：在使用case语句建模组合逻辑的时候，综合工具提示会出现latch原因：产生这个错误时候可以从下面三个方面检查： 1. 看看这个语句块的敏感列表是否完备……
1.硬件设计基本原则
1) 速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用……
