noisyroad

菜鸟

加TA为好友
论坛动态
我的空间
我的文档
我的电路
我的收藏
个人资料
我的好友
知识问答
我的评论

今日你签到了吗?论坛动态

来自 论坛2007-03-29 20:39

顶……
来自 论坛2007-03-29 20:38

顶……
来自 论坛2007-03-29 20:37

顶 顶……
来自 论坛2007-03-29 20:37

顶……
来自 论坛2007-03-29 20:36

顶……
来自 论坛2007-03-29 20:35

顶……
来自 论坛2007-03-29 20:35

顶……
来自 论坛2007-03-29 20:35

顶……
来自 论坛2007-03-29 20:34

SystemVerilog语言简介(三)

15. 强制类型转换 Verilog不能将一个值强制转换成不同的数据类型。SystemVerilog通过使用<type>’操作符提供了数据类型的强制转换功能。这种强制……
来自 论坛2007-03-29 20:34

SystemVerilog语言简介(四)

23. 动态过程 Verilog通过使用fork-jion提供了一种静态的并发过程。每一个分支都是一个分离的、并行的过程。fork-jion中任何语句的执行必须在组内的每一个过程……
|‹
«
2
3
4
5
6
7
»
›|
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司