对于从事ASIC行业及FPGA行业的小伙伴来说，仿真是一件必不可少的事情。或许有人是验证大拿，UVM高手，但相较于软件丰富的验证框架，对于各种各样的场景单纯的SV构建测试用例是否便……
很对人在使用Vivado时喜欢使用多个约束文件对整个工程进行约束，同时Vivado允许设计者使用一个或多个约束文件。虽然使用一个约束文件对于一个完整的编译流程来说看似更方便，……
本文介绍国产FPGA GW1NSR的片上资源和特性，从官网能获取资料的途径，完成这一步可以使读者在自己的项目遇到问题的时候能够独立解决，高云官网提供了综合用的IDE、编程下载工具，……
赛灵思 Versal 自适应计算加速平台 （ACAP） 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的规模与复杂性，因此必须通过执行特定步骤与……
