Verilog的两个误区:使用Reg类 型还是Net类型:Reg类 型只在过程块中被赋值;而Net类型则在过 程块外面被赋值或者驱动.阻塞赋值和非阻塞赋值:Verilog中竞争发生……
一、HDL不是硬件设计语言过去笔者曾碰到过不少VHDL或Verilog HDL的初学者问一些相似的问题，诸如如何实现除法、开根号，如何写循环语句等等。在这个论坛上，也时常能看到一些……
1.XILINX ISE传统FPGA设计流程利用XilinxISE软件开发FPGA的基本流程包括代码输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下班调试等步骤。。1)……
PLC编程语言并根据控制要求编制的用户程序，数据存储区是用来存放输人输出信息间运算结果及运行参数等。用户程序是由编程器送人到PLC内部的用户存储器中，能方便地读出、检查和修改，而数……
PLC只是工厂中电气系统的一部分，如果把工厂理解成一个人体，那么PLC就是工厂的大脑，大脑通过眼睛鼻子等信号输入进行分析，最终控制四肢等进行动作。因此眼睛鼻子和四肢同样重要。眼睛在……
