卢风

工程师

今日你签到了吗?论坛动态

来自 论坛2022-07-15 23:42

分析FPGA开发工具套件如何与其先进的硬件进行结合呢

01 概述 对于现今的FPGA芯片供应商,在提供高性能和高集成度独立FPGA芯片和半导体知识产权(IP)产品的同时,还需要提供性能卓越且便捷易用的开发工具。本文将以一家领……
来自 论坛2022-07-14 23:51

库迁移系列-高级模式

前情提要 《库迁移系列 - 简单模式》——库迁移器的简单模式会根据其对源库和连接的工作区的分析,软件自己在后台会经过一系列的处理,预先自动选择迁移过程的所有方面,然后库迁……
来自 论坛2022-07-14 23:50

FlutterWeb究竟有什么不同之处

 Flutter Web 稳定版本发布至今也有一年多了,经过这一年多的发展,今天就让我们来看看 Flutter Web 究竟有什么不同之处,本篇分享主要内容是目前 Flu……
来自 论坛2022-07-14 23:50

如何最大程度地降低地弹噪声对单板信号完整性影响

【摘要】 本文结合某单板(下文中统一称M单板)FPGA调试过程中发现地弹噪声造成某重要时钟信号劣化从而导致单板业务丢包的故障,来谈下如何最大程度地降低地弹噪声对单板信号完……
来自 论坛2022-07-14 23:47

FPGA程序中内存的实现方式

Xilinx zynq系列FPGA实现神经网络评估 本篇目录 1. 内存占用     1.1 FPGA程序中内存的实现方式……
来自 论坛2022-07-14 23:47

FIFO队列原理简述

First Input First Output的缩写,先入先出队列,这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。是一种先进先出的数据缓存……
来自 论坛2022-07-14 23:46

基于模型设计的HDL代码自动生成技术应用需求

基于模型设计的HDL代码自动生成技术综述 -FPGA验证技术-作者简介: 尤静,女,西安电子科技大学,计算机科学与技术专业,硕士,工程师。从事FPGA方向开发及验证工作十余……
来自 论坛2022-07-14 23:42

Verilogtestbench总结

1. 激励的产生对于testbench而言,端口应当和被测试的module一一对应。端口分为input,output和inout类型产生激励信号的时候,input对应的端口应当申明……
来自 论坛2022-07-14 23:42

从仿真器的角度对Verilog语言的语法规则进行解读

要想深入理解Verilog就必须正视Verilog语言同时具备硬件特性和软件特性。在当下的教学过程中,教师和教材都过于强调Verilog语言的硬件特性和可综合特性。将Verilog……
来自 论坛2022-07-14 23:41

ZYNQ数据交互通路PS和PL的连接技术

ZYNQ作为首款将高性能ARMCortex-A系列处理器与高性能FPGA在单芯片内紧密结合的产品,为了实现ARM处理器和FPGA之间的高速通信和数据交互,发挥ARM处理器和F……
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司