硬件做除法器是这样的，可综合的除法运算都是靠移位操作完成的，特别耗资源，且只有除数为2的n次方才可被综合……
你用的是zedboard么？ise还是vivado开发……
传送一帧数据CS需要1--0---1，不能一直为0，SPI一般都这样，具体看手册上时序图，一帧数据可以是1个字节，也可以是n个字节，要看手册，不同的命令不一样……
我算是Xilinx的老用户了，上本科时第一次接触，买的是XC9572的开发板，由于是新手不熟悉，买了个CPLD的板子，凑合用吧，反正是用来学Verilog的，用的还是foundat……
除非能保证在调试1号芯片时候，2号芯片的C2D处于高阻输入态……
同时烧写对于时钟这样的单向信号一般共用没问题，但是数据如果是双向的在回读的时候怎么行呢？……
