我正在做一块音频数据的采集和回放卡,数据处理用的是AD2181,译码电路和时钟控制电
: 路用的是EPM7128SLC84,AD和DA用的是CS4390及5396.
:……
我用的是Altera MAX7000S-7系列
: 想实现对一个33MHz的时钟倍频
: 即在一个时钟周期内进行两次操作
: 采用的方法是对时钟信号进行四分之一……
西安电子科技大学出版社出版的：
《VHDL硬件描述语言与数字逻辑电路设计》
侯伯亨 顾 新 编著
……
可编程逻辑系统的VHDL设计技术
isbn 7-81050-379-0/tp.56
这本书不错，32￥,在高等教育书店有。
其实网上VHDL站点很多，可以看一看。……
我是这样理解的，
PROCESS一般都用来描述电路中的一个功能模块，它要不停的查询
进程敏感表中的信号的变化（这点是与procedure和f……
在计数器计数的时候不可避免的会产生毛刺，导致计数器
清零。选择q0输出的时候，影响了布线结果，那个有害的
毛刺被干掉了。所以看起来还行。但是这只……
我觉得en和dr用BIT 类型是不是更好？另外，用一个Process 可能保险点。
process(en,dr)
begin
……
1. 改变电平的电位，常用在TTL-CMOS匹配
: 2. 在引脚悬空时有确定的状态
: 3. 为OC门的输出提供电流
4.作为端接电阻……
