Quartus II 10软件没下完，也不敢先动CPLD，LED的实验先放下了，看看串口吧
串行通信接口 (SCI) 模块 (SCI-A，SCI-B，SCI-C)……
先写CPLD程序吧，再把信号引出来，呵呵，没仔细看呢，不知道行不行
……
看原理图，用的是GPIO64~71
作为最常用的输入引脚，主要配置功能选择和方向……
收到开发板连接仿真器发现不行，折腾更换XP，之后又是CCS，打补丁，装驱动，竟然连上了，呵呵，试了给的按键扫描的例子，默认是0xFF
……
在win7 64位上安装了CCS3.3安装一大堆补丁，经历n个警告和错误
准备好了合众达的510，不知道能不能连上仿真器和开发板，……
整个时钟电路的原理框图如图所示。
在使用有源晶振作为外部的时钟源……
中断
用户中断分为三部分：外设级、PIE级、CPU级
三级串联构成一路中断。
……
振荡器和锁相环(PLL)
该器件可由一个外部振荡器计时或者由一个连接到片载振荡器电路的晶振计时。提供的一个PLL支持高达1031个……
分享一下学习资料
28335中文资料.pdf
特性
暂略
简介
暂略
引脚
有LQFP、BG……
