在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握……
在使用Altera的FPGA时候，由于系统需求，需要在管脚的内部加上上拉电阻。Quartus II软件中在Assignment Editor中可以设置。设置方法见附件。
……
其实测试人员的水平要求不能低于研发人员，甚至要高于研发，才能测试充分，保证质量。……
只要不是一把握住整个烙铁头，一般不会烫的太离谱，都是不小心戳到手背什么的，没事，我被烫过好几次，吹吹就好了，哈哈……
附件是伍尔特电子关于EMC/EMI的培训的ppt，分享之。
培训内容
Overvoltage and protection 201303.pdf……
