相对VHDL来说简单些，可能规则上要求没有那么高，一般的小型应用Verilog还是比较多的。多多指点啊……
此言有理，学精一门很费劲，精力达不到，会使用一门，简单的了解下另一门。……
早该换了，不过先凑合着用呗，吃饱饭要紧啊，哈哈哈……
必须手工焊，没人给焊只好自己动手了，话说焊的多了就没啥难度啦。……
那就倾向于verilog吧，看看数电，看看verilog，没事写个demo玩玩，jobs多多指点啊……
书上说verilog学起来比VHDL要简单，求鉴定……
宇哥现在就开始关注太早了吧，哈哈哈
话说教育要从娃娃抓起，不能让孩子输在起跑线上。。。
我们老师他孩子小学没毕业专利就好几个了，农村的娃娃们伤不起啊
……
