找本verilog的语法书看看，多了解下FPGA内部结构！……
用教程里面的测试程序试试吧，排除程序问题，注意管脚分配！……
你找本verilog的语法书，看看有关模块例化的章节！……
模块当然可以例化，你找本verilog的语法书，找有关章节学习一下吧，我之前发过的帖子里面有发过verilog方面的书籍。……
标注有问题，那里标注有问题呀？SDRAM我是测试过的，没问题的。……
我提及做过高速设计并非想表现出自己有多高深，只是想表达在高速电路设计中不提倡使用状态机设计的观点，不提倡使用也是个人习惯和个人观点，如果你认为有道理可以采纳，如果没道理或者不对，也……
