如果你用的ISE9.1，那是ISE9.1的一个bug，可以生成VHDL语言试试，说见：http://china.xilinx.com/support/answers/24493.h……
没有这样用过，如果资源够用的话，可以用让输入通过多个FIR，输出时根据条件选择输出！……
此运放应该是5V单电源供电吧？In-与In+的直流电压都应该为2.5V，交流等效电路中，5V相当于地，于是有2个360欧的电阻并联后串接在输入与In-之间，所以增益为18k/180……
如果是带能信号，可以使用带通采样，即采样频率需要大于2倍的信号带宽！而不是最高频率的2倍！另外，Sigma-Delta的采样频率不都是那么低的，最高可到几M到几十M，要看你的精度要……
50HZ的信号和15KHZ的信号是在FPGA同一IO口上还是不同的IO口上？
我的思路：用50HZ或15KHZ的信号作计数器的使能，50MHZ为时钟，根据计数值的大小判断检测到什……
