论坛管理员

高工

今日你签到了吗?论坛动态

来自 论坛2011-05-06 15:15

FAE讲堂:如何加快处理器的正弦计算

  有很多种算法可对单精度浮点数字的正弦值进行计算,但添加硬件加速器是功能最为强大的方法之一。之所以得出这一结论,是因为客户的应用要求使用此类正弦计算,而我们又针对能够提供良好、快……
来自 论坛2011-05-06 15:13

RE: FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器

  多级方法   FIR-Complier已经为这种多相L/M=6/25滤波器生成了非常小的内核。不过,我们需要再次采用多级方法,因为这种方   法使我们能够进一步节约DSP4……
来自 论坛2011-05-06 15:13

RE: FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器

    图 5. 三个降采样器的频率响应 - 整体速率变化为50,图中显示了放大的1.5~3MHz频段。单级滤波器为蓝色,三级滤波器(比例分别为M1=2、M2=5、……
来自 论坛2011-05-06 15:13

RE: FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器

    图 3. 通过串联三个FIR滤波级进行的按 50 整数抽取,此处单独放大显示0~25MHz频率。   用于三级滤波器的FIR-Compiler设置与图1及……
来自 论坛2011-05-06 15:13

RE: FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器

  为了设计参考滤波器,CoreGen FIR-Compiler需要名为“COE 文件”的系数文本文件。以下MATLAB例程说明如何以十进制基数轻松生成此 ……
来自 论坛2011-05-06 15:12

FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器

  过去半年有几位客户请我帮助他们设计和实现数字下变频器所用的降采样(即“抽取”)滤波器,这种滤波器在软件无线电与数据采集类应用中都很常见。这项工作即便对于……
来自 论坛2011-05-06 15:10

RE: FAE讲堂:提升创造力的数字设计工具 FPGA Editor

  这样就完成了ASIC的补丁。现在重新运行设计规则 (DRC)检查器,确保没有引入任何新的错误。在菜单条中   点击Tools →DRC →Run。脚本完成……
来自 论坛2011-05-06 15:10

RE: FAE讲堂:提升创造力的数字设计工具 FPGA Editor

  Block视图的按钮条包含许多其它选项。值得一提的是 F= button 按钮,其功能是显示逻辑片中使用的项目的完整配置。例如,如果使用了一个LUT6和一个触发器,按下 F= ……
来自 论坛2011-05-06 15:10

FAE讲堂:提升创造力的数字设计工具 FPGA Editor

  工程师在设计过程中,经常需要一定的创造力(你不妨称之为数字管道胶带)才能够保证设计的顺利完成。过去8年时间里,我曾经目睹许多优秀工程师利用这一方法出色地完成了许多工作,而他们采……
来自 论坛2011-05-06 15:08

RE: 手把手课堂:扩展PowerPC的复数运算指令集

  复数乘法的定义是,两复数相乘,二者各有一个实值和一个虚值。 (a_R + j a_I, where j*j = -1): (a_R + j a_I) * (b_R + j ……
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司