或则改为两个always语句，在clr_in的always语句中进行复位则可以正常仿真，但这样不能综合，请问这是什么原因呢？是modelsim的bug吗？
请问有人知道吗？
……
或则把异步复位改为同步复位也可以，请各位高手指教，为何异步复位不可仿真呢？
谢谢……
以下为消除scl_in和sda_io毛刺的语句，可是在仿真时却看不到正确的输出，sda_sr和scl_sr这两个移位寄存器一直维持1111没有变化。而当把if(clr_in)(包含……
了解，非常感谢版主的答复。我实际上已经实现了，只是由于其他问题而导致看不到正确的结果。
谢谢……
dear Jason:我搜到你发表的帖子了，内容如下。你说的是oe应该是输入，可在我这个model中oe是由此model中内部信号产生，请问在仿真时是否应该在主程式中把产生它的部分……
关于如何设计双向IO总线的testbench 测试程式，网上有些资料会涉及到，但我看了觉得并不深入。
由于本人刚刚学习verilog，在学一个I2C slave。但在写测试测试时……
关于如何设计双向IO总线的testbench 测试程式，网上有些资料会涉及到，但我看了觉得并不深入。
由于本人刚刚学习verilog，在学一个I2C slave。但在写测试测试时……
