看了PCB，最小长度为169.6mil，最长的为537.1mil，延时0.07ns。。。……
说说的SDRAM的相位漂移怎么计算，时序怎么收敛把。我在上NIOS中把时钟设在50MHZ的时候能跑起来，把时钟设在100MHZ的时候，根据网上的资料计算出相位偏移，但是就是在SDR……
说说的SDRAM的相位漂移怎么计算，时序怎么收敛把。我在上NIOS中把时钟设在50MHZ的时候能跑起来，把时钟设在100MHZ的时候，根据网上的资料计算出相位偏移，但是就是在SDR……
看我写的这个吧http://forum.eepw.com.cn/thread/221172/17#161……
25、IP核——ROM的使用
51FPGA的教程中12864实验中使……
PLL有verilog的文本文件的啊，你可以看看那……
24、IP核——PLL锁相环
（首先做这个实验你焊接的晶振应该是Y2）
&nbs……
