你好，V5是支持除法器的，我换成ISE13.1之后就可以使用了，谢谢你……
串口通信发送端TX的波特率和要求的波特率，如9600，误差一般在多少比较好？我的FPGA晶振是40M，没有别的时钟了，系统时钟是40M，也没有办法用DCM来做成48M的时钟，请问直……
为什么Virtex 4 的FPGA在ISE10.1中有除法器的IP核，而用Virtex5的片子就不能用除法器IP核了？怎么解决这个问题呢？……
您好，我测试了别的开发板，发现晶振输出都是从0~3.3V左右，而我的晶振是 -1.6V~1.6V左右，这样能用吗？担心把FPGA的时钟管脚烧了。……
这么大电流，得几片电源芯片并着吧，不走线，我觉得直接用铺铜会比较好。……
