fangjunjie

菜鸟

加TA为好友
论坛动态
我的空间
我的文档
我的电路
我的收藏
个人资料
我的好友
知识问答
我的评论

今日你签到了吗?论坛动态

来自 论坛2009-12-17 11:42

RE: 以下人员将寄送2G优盘！！

看看……
来自 论坛2009-12-03 10:36

RE: 周立功SOPC教程

正好用到，谢了……
来自 论坛2009-11-30 21:28

quartus 输出引脚问题

quartus编译产生如下警告：  Warning (10227): Verilog HDL Port Declaration warning at SHA.v(10)……
来自 论坛2009-11-22 11:50

RE: Altera 中文手册（内部版）

cmfjj_1989@yeah.net thanks a lot……
来自 论坛2009-11-22 10:11

RE: 设计与验证-Verilog HDL（分享）

好东西，非常感谢……
来自 论坛2009-11-19 11:19

RE: Jason_zhang申请担任FPGA版块版主

支持一下……
来自 论坛2009-11-10 16:27

RE: 第三届恩智浦杯创新设计大赛复赛入围名单！

看看……
来自 论坛2009-11-08 17:13

RE: Verilog 阻塞和非阻塞分析（分享）

下下来看看，谢了……
来自 论坛2009-11-06 19:19

RE: 如何用VHDL或Verilog最简洁地描述出一种逻辑功能（详见正文）

不好意思最近要考试没来得及回，我是用quartus仿的……
来自 论坛2009-11-02 22:33

RE: 如何用VHDL或Verilog最简洁地描述出一种逻辑功能（详见正文）

不好意思，不知道什么原因图片传不上来。就是b信号脉宽离两个clk还差一点……
«
1
2
3
4
5
6
»
›|
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司