Stratix V 器件Interlaken PHY IP 设计流程
本应用笔记介绍了通过使用Interlaken PHY 知识产权(IP) 接口来实现和仿真Stratix&re……
Arria II GX 器件的串行数字接口参考设计
串行数字接口(SDI) 参考设计展示如何通过使用Altera® SDI MegaCore® 功能和Arria&……
Stratix IV 器件的串行数字接口参考设计
串行数字接口(SDI) 参考设计展示如何通过使用Stratix® IV GX 版Altera® SDI Mega……
使用命令行Jam STAPL解决方案实现器件编程
本应用笔记介绍在PC 或者嵌入式处理器上使用Jam ™ 标准测试和编程语言进行在系统编程(ISP) 时,Altera……
使用Altera CPLD 中的用户闪存替代串行EEPROM 存储器件
MAX® II 和MAX V 器件系列具有一个能够存储高达8 K 比特用户定义数据的用户闪存(UF……
Altera CPLD 的实时ISP 与ISP 钳位功能
本应用笔记介绍了MAX® II 和MAX V 器件的实时在系统编程(ISP) 模式与ISP 钳位编程模式以及它们……
理解Altera CPLD中的时钟
本应用笔记介绍了MAX® II 和MAX V 器件中的外部与内部时序参数以及时序模型。
Altera® 器件提供了与仿真到应……
理解Stratix IV GX 器件的预加重和线性均衡功能
背板上传输的高速信号会受到高频损耗，特别是趋肤效应以及电介质损耗的影响。这些损耗能够严重地降低并衰减信号的高频成分，使……
DPRIO和多个例化模块SDI应用
本应用笔记讨论怎样采用动态重新配置控制器来控制Altera®串行数字接口MegaCore®功能的多个例化模块。如果您的设计只需……
将Jam STAPL和Jam STAPL字节码播放器移植到嵌入式系统
Jam™ 标准测试和编程语言 (STAPL) 与 Jam STAPL 字节码 (JBC) 播放器……
