风语者

助工

今日你签到了吗?论坛动态

来自 论坛2009-08-21 19:52

RE: 继续求助状态机的问题

有人帮忙吗?这个问题还是没有解决,我在组合逻辑中改用阻塞赋值结果还是一样.很奇怪!……
来自 论坛2009-08-19 10:57

RE: 继续求助状态机的问题

我下进板子后 ConvSTX,RD flag RESET一直为高电平,ret上电为高,按下ret后ConvSTX ,RESET为低电平,RD flag没有任何反应……
来自 论坛2009-08-18 13:40

RE: 求助:哪位有FPGA底层综合的资料?

 去版主介绍的那几个网站吧,应该有一些资料的……
来自 论坛2009-08-18 08:28

RE: 经典《数字信号处理的FPGA实现》(共享)

很经典的一本书,谢谢楼主分享……
来自 论坛2009-08-16 15:53

RE: Verilog HDL的有限状态机(1).pdf

好像是讲 MAX+plusII的操作指南!……
来自 论坛2009-08-15 22:07

RE: 继续求助状态机的问题

可是我的本意就是系统一上电就执行current_states<= next_states; 这样它就进入了状态机,只有当要复位的时候ret才给低电,现在问题就是下到板子里后就……
来自 论坛2009-08-14 16:30

继续求助状态机的问题

我编写的状态机,在功能仿真的时候可以完成我要的功能,可是为什么下到板子里功能就不对了,仿真和实际差在哪里呢 可是在下到板子后RD一直是高电平,没有出来上图的结果? 附代码;mo……
来自 论坛2009-08-05 14:06

RE: 求助状态机

问题用最笨的方法解决了,在st3以后每个状态后加一个状态将RD拉高,出来的波形如下: 只是不知道和AD7656联系后能不能好用,这种方法会不会影响芯片性能? ……
来自 论坛2009-08-04 16:19

RE: 求助状态机

状态st3开始时转换开始并传输结果,从st3开始每个状态开始要回到初始化状态st0,然后由st0在进入该状态的下一个状态,简单的说就是从st(i)——》st……
来自 论坛2009-08-03 17:04

RE: 求助状态机

我仿真了一下,现在的有几个问题,在我仿真的时候RD和Lock是互补的,但是按照我 的程序RD在什么地方出现高电平呢? 状态机具体运行时直接进入下一个状态还是先回到初始状态在进入下一……
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司