我记得以前看过书中说未分配的引脚都要设置成为输入脚。
最开始没注意就工作不起来。……
我也差不多这样。现在发现PCB有问题，也不修改原理图了，直接修改PCB中的网络连接，方便……
ROM应该就是指flash了，具体我也不太清楚……
谢谢Jason Zhang！问题按你那么说解决了！呵呵……
用CPLD对信号做2次取反，却编译不过。如下：
module demo2(k,exain);
input exain；
reg exa；
output ……
我接触FPGA的时候也是什么都不懂，但是确实感觉verilog没有什么难度，但是到了实际应用的时候 总是出现这样或那样的错误，看来还是没有弄明白其内部的原理与结构，继续学习中……
我个人觉得确实最主要的是内容和基础，其实FPGA的确是一个工具而已。普通的应用我觉得还是altera的性价比比较不错，但是好像大型应用用Xilinx的比较多啊！ 呵呵 我也是新手……
