最近改用Verilog，好久没写VHDL，语法都快忘光了。
楼主如果把integer range 0 to 7改成std_logic_vector(7 downto ……
周立功，我想不用我介绍了吧，一年多以前看了他的这篇文章，写得很好。今天突然想起，就帖在这里，与各位共享。确实是一篇好文章。
周立功：我的25年嵌入式生涯
《程序员》杂志……
感谢楼上的回复！有人顶帖，楼主们的辛苦发帖才有收获。……
VxWorks的开发环境确实很难找啊，估计楼主是找不到下载的地方了，只能问问谁有，给你寄张光盘。
PS：如果楼主有幸找到下载链接了，请在此给出，大家共享哈……
好东西啊，我先收下了，下次要画板子的时候再仔细研究。……
又学到新知识了，虽然JTAG和ISP都用过，但从来没详细研究过，呵呵……
这个确实不是很难啊。现在的很多开发板都有这样功能了啊，只是你需要的程序可能要花些时间写。……
