利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关……
《一天征服傅里叶变换》
如果你对信号处理感兴趣，无疑会说这个标题是太夸张了。我赞……
ARM®系列微处理器作为全球16/32 位RISC 处理器市场的领先者，在……
网上关于Linux 的BOOTLOADER 文章不少了,但是大都是vivi,blob 等比较庞大的程序,读起来不太方便,编译出的文件也比较大,而且更多的是面向开发用的引导代码,做成……
ARM的整个开发流程
这是“傅立叶电子科技2003年ARM技术研讨会”的讲演稿，介绍了ARM的整个开发流程，对初学者挺有用的。
ARM的整个开发流程.p……
定点运算DSP在应用中已取得了极大的成功，而且仍然是DSP应用的主体。然而，随着对DSP处理速度与精度、存储器容量、编程的灵活性和方便性要求的不断提高、自80年代中后期以来，各DS……
DSP/BIOS内核的应用程序中，优先级从低到高有四个线程：
后台线程（IDL）线程；
TSK（任务）线程；
SWI线程（软件中断）；
HWI线程（硬件中断）；
应用程序……
抛砖引玉，如何写TESTBENCH，虽然简单的，但是可以学习方法。
本文的实际编程环境：ISE 6.2i.03
ModelSim 5.8 SE
Synplify Pro 7.……
Verilog HDL练习题和源代码，共有十个完整的练习题。
Verilog HDL练习题和源代码.rar……
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE
第一章 Modelsim编译Xilinx库
第二章 调用Xilinx COR……
