Jason_Zhang

高工

今日你签到了吗?论坛动态

来自 论坛2009-07-04 12:27

完美时序(强烈推荐)

完美时序 时钟产生和分发设计指南 中文PDF,120页,由CYPRESS工程师编写,写得很好,强烈推荐!!!! 完美时序.rar 简介: 在您设计时钟电路时是否仅……
来自 论坛2009-07-04 00:16

RE: Windows CE提供优质智能家居生活

Microsoft果然是巨无霸,产品线很广啊……
来自 论坛2009-07-03 23:31

常用电源设计技巧图解(分享)

常用电源设计技巧图解 内容包括: 一 反激式电源中的铁氧体磁放大器 二 使用现有的消弧电路提供过流保护 三 有源并联稳压器与假负载 四 采用StackFET的高压输入开关……
来自 论坛2009-07-03 14:36

RE: 如果需要多路频率相同,但相位不同的时钟信号,改怎么办呢?

1ns是1GHz,这在FPGA中试无法精确产生的。 你的时钟是要在FPGA内用,还是在外部用?……
来自 论坛2009-07-02 22:51

RE: Show一下俺的微软 Siderwinder X8 鼠标

仅从外形上看,就一个字——酷。功能还不了解。……
来自 论坛2009-07-02 22:49

RE: 如果需要多路频率相同,但相位不同的时钟信号,改怎么办呢?

90度、180度等特殊相位,可以用逻辑门来做。其它的相位就无法用数字电路实现了。除非频率很小,可以用计数器分频实现。……
来自 论坛2009-07-02 18:09

RE: 如果需要多路频率相同,但相位不同的时钟信号,改怎么办呢?

能不能给出具体的要求,比如频率大小、相位差、路数等,不同的要求。 移相网络是一个概括的词,更常见于模拟和射频,FPGA中是很难做的。……
来自 论坛2009-07-02 11:12

RE: Maxim 样片申请报名帖

大家都很客气嘛。那我就先不客气了,开个头,正好下一阶段要给教研室做一个CDMA功放。 申请样片型号:MAX2266 公司名称:电子科技大学 部门:电子工程学院 职位:硕……
来自 论坛2009-07-01 23:41

RE: Verilog黄金指南中文+英文(分享)

没有损坏啊,我刚下载了,两个文件都可以正常打开啊。……
来自 论坛2009-06-30 11:19

Xilinx ISE 10.1深入辅导资料(分享)

Xilinx ISE 10.1深入辅导资料,Xilinx官方出版,英文版,168页。详细介绍了ISE中各种工具的使用。 Xilinx_Design_Suite_10.1_深入……
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司