关键在于图像处理和运动控制,还不要求高速,所以我个人觉得用FPGA不合适……
呵呵,上传、下载一样累啊。
没办法,合成一个压缩包的话,文件太大了,不好上传,只要小文件上传了……
盖高楼真是不容易啊,盖了这么就也才66楼,人气还不够旺啊……
开发板都差不多吧,要扩展性好一些的。主要根据你的钱包选择。
可惜我不卖开发板,不然就给你推荐了,呵呵。……
把你的脚本文件中的add wave注释掉就可以了。……
不客气,能帮到你就好。
Modelsim很好很强大,可以不支持进程重载,没法开两个Modelsim,有点遗憾。……
这样的话,赋值高阻就可以了,就与总线断开,也就是release……
可以啊,你把仿真结果按一定的顺序显示后,保存为wave.do文件,然后再你的脚本文件中添加do{wave.do},就可以了。这样要显示的波形的属性就保留下来了。……
你的release不是指verilog中的force/release语句吧?
猜你的意思,release的话,赋个高阻就可以了。……