感觉上像启动模式问题。硬件设计是按照flash启动设计的吧。当连接有JTAG的时候，ARM进入调试模式，退出JTAG调试模式的时候就继续从flash启动了。打开AXD再关闭AXD应……
100MHz带宽有点小，几十兆的信号还是经常要测的。自己折腾该有的投入还是需要的。……
没看明白是怎么回事。你把程序下载到ARM内部的RAM里？上电后直接跑程序跑不起来？RAM里的东西掉电后就没了呀，上电直接跑什么呢？上电后RAM没东西，也没有连AXD，当然是跑FLA……
版主，最近想买个便携的小示波器，请问Rigol有没有二三百兆左右的示波器推荐？大概报价是多少钱？……
和外部上拉一样提高驱动能力，简化设计。还有些管脚加内部上拉下拉是为了给一个默认状态。比如DSP芯片有很多功能，在每个人的设计里不会把所有功能都用到，那些没用的管脚有些没有初始状态可……
上拉还是加个电阻保险一些。虽说正常情况下芯片管脚直接加3.3V不会有问题，不过只要不是空间不允许，加个上拉电阻也不费什么事……
UCF文件是xillinx的用户约束文件，和Altera的管教配置不一样。UCF文件可以做管教约束也可以做时序约束等等。网上资料挺多的，给你共享个文档入门吧。
Xilinx UC……
过零光耦只能在过零点附近施加信号导通，当超过零点一定角度后就无法触发了。
不过零的想在哪触发都行……
