billow兔

助工

今日你签到了吗?我上传的文档

来自 分享下载2017-07-28 10:13

01 明德扬教学_SCCB接口设计_练习

CCB和IIC接口类似,是常用的外设接口,常用于摄像头的配置等领域。本视频讲述如何使用至简设计法来设计SCCB接口。通过本视频,你将发现明德扬所有设计都是有统一思路的,而且是你容易……
来自 分享下载2017-07-28 10:10

01 明德扬教学_SCCB接口设计_FPGA教程_明德扬视频

本视频讲述如何运用至简设计法来设计大家熟悉的数字时钟功能。想知道我们的方法和其他传统方法的差别吗?想欣赏我们优秀的代码吗?那么,欢迎观看本节视频。 如果您想了解更多至简设计,请关……
来自 分享下载2017-07-28 10:06

01 明德扬教学_SCCB接口设计_FPGA教程_明德扬视频_FPGA资料

SCCB和IIC接口类似,是常用的外设接口,常用于摄像头的配置等领域。本视频讲述如何使用至简设计法来设计SCCB接口。通过本视频,你将发现明德扬所有设计都是有统一思路的,而且是你容……
来自 分享下载2017-07-28 09:57

06 FPGA视频教程_明德扬至简设计法__FPGA资料_时序约束总结

本视频再次对明德扬的时序约束方法进行总结。总之,只要我们按步骤去做,就能很准确快速地完成约束。需要强调的是,以上视频都是理论部分,虽然原理简单,但最终的掌握程度还是要靠实践。我们有……
来自 分享下载2017-07-28 09:55

05 FPGA视频教程_明德扬至简设计法__FPGA资料_时序例外约束

本节视频讲述多周期路径、异步时钟以及组合逻辑的约束,这些都是时序例外的情况。对于这些情况,处理时要特别小心,否则有可能导致遗漏错误信息的后果。如果您想了解至简设计法更多视频,请关注……
来自 分享下载2017-07-28 09:53

04 FPGA视频教程_明德扬至简设计法__FPGA资料_ output delay约束

输出延时约束和输入延时一样,也是约束的重点。按照同样的思路,明德扬把输出约束分成两大类:系统同步和源同步,其中源同步分成SDR和DDR两场景,而DDR又可再细分成边沿对齐和中心对齐……
来自 分享下载2017-07-28 09:49

03 FPGA视频教程_明德扬至简设计法__FPGA资料_ input delay约束

输入延时约束是约束的重点。明德扬把输入约束分成三大类:系统同步、源同步和无时钟数据,其中源同步分成SDR和DDR两场景,而DDR又可再细分成边沿对齐和中心对齐。 以上每种情况,其……
来自 分享下载2017-07-28 09:46

02 FPGA视频教程_明德扬至简设计法__FPGA资料_生成时钟约束

时钟约束是工程一开始就进行的约束。时钟约束又可以分成三大类:输入时钟、PLL等衍生时钟和自己分步时钟。每一种都有自己的约束方法,详情请看视频介绍。如果您想了解至简设计法更多视频,请……
来自 分享下载2017-07-28 09:41

01 FPGA视频教程_明德扬至简设计法__FPGA资料_时序约束步骤

本视频讲述时序约束步骤:约束有很多,并且总是有先后的,先约束哪些,再约束哪些,都有讲究。按工程需要,定义好步骤,这样就能一步一步约束,逐个思考,最终完成。如果您想了解至简设计法更多……
来自 分享下载2017-07-27 18:04

明德扬高效的VERILOG设计模版 02 利用GVIM制作模板_FPGA教程_明德扬至简设计法_GVIM资料_GVIM教程

对于我们已经介绍的明德扬模板,你是不是也心动了,想制作自己的个性化模板?本视频将介绍在GVIM当中如何制作自己的模板!如果您想了解更多至简设计,请关注明德扬官网(www.mdy-e……
«
1
3
4
»
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司